![](https://www.iessrl.it/wp-content/uploads/2024/07/Logo-Unione-Europea-FESR.jpg)
![](https://www.iessrl.it/wp-content/uploads/2024/07/rempro_red_micro_.jpg)
REMPRO
Processore ridondato modulare, per uso aerospaziale
Innovazione delle imprese
L’obiettivo del progetto REMPRO era realizzare un dispositivo di elaborazione di elevatissima affidabilità e robustezza, tollerante ai guasti ed in grado di auto-ripararsi, per essere impiegato in applicazioni critiche o in ambito spaziale.
Il progetto parte da un precedente sviluppo ed evolve realizzando un processore capace di continuare a svolgere correttamente il proprio algoritmo nonostante il verificarsi, in maniera casuale, di guasti temporanei e/o permanenti nei suoi circuiti per effetto delle radiazioni ionizzanti o altre cause.
Quindi l’affidabilità di funzionamento risulta essere molto superiore a quella che avrebbe un dispositivo, realizzato con pari tecnologia produttiva, che non implementi le soluzioni hardware e software ideate.
Rempro è un sistema impiegante più FPGA, equivalente ad un microcontrollore, tollerante ai guasti, di elevata affidabilità e resistenza alle radiazioni.
Questo dispositivo è studiato per rendere disponibile la propria capacità operativa per tempi più lunghi, rispetto ad altri dispositivi elettronici, in sistemi come i satelliti.
Il sistema Rempro offre una affidabilità e durata maggiore in ambienti sottoposti a radiazioni come quello spaziale, grazie ad una capacità di ripararsi in maniera automatica impiegando unità di processamento di ricambio e di proseguire quindi il proprio compito.
Rempro è realizzato con più schede elettroniche impilate, ciascuna con una FPGA; il numero di schede è variabile.
E’ basato:
- su un processore proprietario (brevettato) disponibile come dispositivo sintetizzabile (soft-core) implementabile in qualsiasi tecnologia FPGA,
- su un’architettura di processamento ridondata (TMR) impiegante il processore,
- su una procedura specifica di recupero del sistema da guasti,
- sull’impiego di processori TMR di riserva usati come ricambi,
- sull’accensione a rotazione delle unità di riserva,
- sulla capacità di trasferimento dei dati tra processori per permettere il proseguimento dell’esecuzione dell’algoritmo,
- sullo sfruttamento dello spegnimento dei ricambi per lo smaltimento delle cariche accumulate e un parziale recupero dai danni per radiazioni,
- sulla velocizzazione di questo recupero tramite innalzamento della temperatura (annealing termico),
- su dispositivi insensibili alle radiazioni per gestire l’accensione alternata delle schede,
- sulla corrispondenza di ciascun processore ridondato di ricambio ad una scheda impilata,
- sul numero di ricambi variabile per la possibilità di scegliere il numero di schede sovrapposte,
- sull’effetto autoschermante delle schede impilate e realizzate con PCB in alluminio.
Guasti temporanei per SEU nelle memorie vengono superati senza la sostituzione del processore, guasti permanenti per TID vengono risolti con la sostituzione del processore, gli effetti cumulativi per TID sono ridotti grazie all’alimentazione a rotazione delle schede.
I SEL invece, per il momento, dato l’uso dentro FPGA, vengono gestiti in modo classico con lo spegnimento e il riavvio.
Il componente fondamentale in cui è implementato il processore TMR è un’FPGA della famiglia ProASIC3 della Microsemi-Microchip.
Le FPGA usate sono le A3P1000-PQ208I, le A3P1000-FG144M e le A3P1000-FG256M.
Possiamo realizzare le schede anche con le RT3PE600L-CG484.
I componenti di contorno sono scelti con analoghe caratteristiche termiche e di TID massima (a parte l’impiego di memorie ferroelettriche per contenere il codice di programma).
Tutte le procedure correttive e di ripristino sono eseguite il maniera automatica dal processore.
I processori di ricambio di cui è dotato il processore ridondato per uso spaziale, via via si consumeranno e si ridurrà il numero di riserve con i guasti permanenti occorsi. Questo permetterà vantaggiosamente di rilevare la riduzione della capacità di autoriparazione del sistema e prevedere il termine della vita utile del dispositivo.
L’affidabilità operativa del processore sarà elevata e praticamente non sarà possibile che il processore smetta di funzionare bruscamente e inaspettatamente come può avvenire invece nell’elettronica sui satelliti odierni
Codice Progetto:
RICERCA_2-88
Titolo Progetto:
Redundant Microprocessor
CUP:
G44B19000270006
Importo totale del progetto:
392.180 euro
Importo finanziato:
210.354 euro
Fonte:
POR FESR Sardegna 2014-2020
Note:
REMPRO: Reconfigurable Modular Processor, articolo presentato alla conferenza “21st ACM International Conference on Computing Frontiers”
Date di avvio e conclusione:
gennaio 2021, aprile 2023
Contatto:
ing. Elio Strollo, elio.strollo@iessrl.it
![](https://www.iessrl.it/wp-content/uploads/2024/07/LOGO-UE-FESR.png)
![](https://www.iessrl.it/wp-content/uploads/2024/07/LOGO-Repubblica-Italiana.png)
![](https://www.iessrl.it/wp-content/uploads/2024/07/LOGO-REGIONE-SARDEGNA.png)
![](https://www.iessrl.it/wp-content/uploads/2024/07/LOGO-POR-FESR.png)
![](https://www.iessrl.it/wp-content/uploads/2024/07/LOGO-SARDEGNA-RICERCHE.png)